Desde Taiwán nos llega la información confidencial sobre una presentación que se “pasó” por los altos mandos de TSMC, la fábrica predilecta de NVIDIA para fabricar sus chips.
PUBLICIDAD
La presentación se resbaló junto a otro que tenía como finalidad mostrarle los planes de NVIDIA para la fabricación de chips x86 de alta densidad, una movida rara viniendo de una empresa que no posee tal licencia, pero lógica en el caso de TSMC que nunca han hecho una gran CPU. Dicen que cuando copiaron la presentación – seguramente para la gente que no vino a la reunión – también se copió otra: su primer CPU x86.
Al grano. El chip tiene de nombre interno “NPU”, una especie de alusión a “NVIDIA Processing Unit”. La arquitectura está basada en algo que ya vimos en CELL pero más riesgosa: 64 “CUDA Cores” x86 de pipeline corto y 16KB de Cache L1, en cuatro grupos de 16 cada uno. Cada grupo de los cuatro es un Núcleo Lógico con 1MB de Cache L1. Todo corre a 2.400Mhz, al menos internamente.
Lo más interesante de las diapositivas filtradas son dos cosas en particular. Primero, junto a los núcleos, el set de instrucciones CUDAEXT1 que parece servir para acelerar ciertas aplicaciones, y no sería descabellado pensar en PhysX. Segundo, la Guinda de la Torta, “NVIDIA Thread Unifier”, que indica por su nombre ser una especie de Hyper-Threading a la inversa, tecnología que pensó AMD algunos años atrás. Esto último parece lógico pensando en tantos núcleos dentro de un silicio.
Por ahora no tenemos más detalles sobre si esta idea sigue siendo vigente, porque las diapositivas datan del 2009 con el rastro de “Confidencial”. Quizás el cariño de NVIDIA y VIA de hace tiempo tuvo un efecto que se esfumó como vapor.
PD: Feliz día de los inocentes
